

(11) Publication number:

62146003 A

Generated Document

PATENT ABSTRACTS OF JAPAN

(2-1) Application number: 60287546

(51) Intl. Cl.: H03H 17/02 G11B 20/10

(22) Application date: 20.12.85

(30) Priority:

(43) Date of application

publication:

30.06.87

(72) Inventor: KUWABARA HIROSHI

(71) Applicant: SONY CORP

(84) Designated contracting states:

(74) Representative:


(54) DIGITAL SIGNAL PROCESSOR

(57) Abstract:

PURPOSE: To make a complicated signal processing possible, to eliminate the need for the use of quick operators and to reduce the cost by performing the signal processing to obtain a desired frequency characteristic in a transmission band after the output of a digital low-pass filter is converted to the sampling frequency of a transmission signal.

CONSTITUTION: Clock pulses having a sampling frequency (fs) are supplied to a frequency converting circuit 5 and a digital signal processing circuit 6 from a terminal 10. In the frequency converting circuit 5, a thinning processing is performed at the timing of the clock pulse of the frequency (fs) from the terminal 10 to convert the frequency. Clock pulses having a frequency higher than a frequency (fos) (2fs) of oversampling are supplied to the digital signal processing circuit 6 from a terminal 9. An arithmetic processing is performed within a sampling period 1/fs in the digital signal processing circuit 6, and a frequency band up to about 1/2fs is secured without being affected by turned-back noise, and a digital video signal having a desired frequency characteristic is taken out from an output terminal 7.

COPYRIGHT: (C)1987,JPO&Japio



(19)日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11)特許番号

第2517709号

(45)発行日 平成8年(1996)7月24日

(24)登録日 平成8年(1996)5月17日

•	(51) Int.Cl. ⁶		識別記号	庁内盛理番号	FΙ			技術表示箇所
	H03H	17/02		8842-5 J	H03H	17/02	D	
	G11B 2	20/10	3 1 1	7736-5D	G11B	20/10	3 1 1	

発明の数1(全 5 頁)

(21) 出願番号	特願昭60-287546	(73)特許桁者 999999999
		ソニー株式会社
(22)出願日	昭和60年(1985)12月20日	東京都品川区北品川6丁目7番35号
		(72)発明者 桑原 浩
(65)公開番号	特開昭62-146003	東京都品川区北品川6丁目7番35号 ソ
(43)公開日	昭和62年(1987) 6 月30日	二一株式会社内
		(74)代理人 弁理士 杉浦 正知
審判番号	平6-21388	合鼭体
		審判長 七條 耕司
		審判官 鈴木 朗
		審判官 和田 志邸
	•	(56)参考文献 特開 昭59-33927 (JP, A)
		(30) WHA TONG -33327 (31, A)
		ll l

(54) 【発明の名称】 ディジタル信号処理装置

1

(57)【特許請求の範囲】

【請求項1】アナログフィルタを介して入力信号が供給されると共に伝送信号のサンプリング周波数(fs)の2倍以上のオーバーサンプリング周波数(fos)によりA/D変換するA/O変換器と、

上記A/D変換器の出力の帯域を制限し折り返し雑音を除去するディジタルローバスフィルタと、

上記ディジタルローバスフィルタの帯域制限された出力 を上記伝送信号のサンプリング周波数(fs)に変換する 周波数変換回路と、

上記周波数変換回路の出力が供給されると共に、上記サンプリング周波数のクロックバルスおよび上記オーバーサンプリング周波数 (fos) より高い周波数のクロックバルスが供給され、サンプリング周期 (1/fs) 内でエンスァシス等のディジタル的なイコライズ処理をするディ

2

ジタル信号処理回路とを備えたことを特徴とするディジタル信号処理装置。

【発明の詳細な説明】

〔産業上の利用分野〕

との発明は、例えばVTRにおけるプリエンファシス処理、イコライズ処理等に用いて好適なディジタル信号処理装置に関する。

〔発明の概要〕

この発明は、伝送帯域内の周波数特性を所望のものと するための信号処理を行うディジタル信号処理装置において、伝送信号のサンプリング周波数fsの1/2fsとなる 周波数近くまでの帯域を折り返し雑音に影響されること なく確保するためにサンプリング周波数fsのn倍の周波 数でサンプリング(オーバーサンプリング)して量子化 し、カットオフ周波数1/2fsのディジタルローパスフィ 10

20

3

ルタにより伝送帯域を急峻に制限してサンプリング周波数fsに周波数変換した後、周波数特性が所望のものとなるように処理することにより、演算処理要のクロックの周波数を上げることなく演算回数の増加を可能にし、より高度な信号処理を可能とするものである。

〔従来の技術〕

従来、アナログ信号をディジタル信号に変換して信号処理を行い記録又は伝送するシステム等において、折り返し雑音に影響されることがない理論限界、即ち、伝送信号のサンブリング周波数fsの1/2近くまでの帯域を確保したい場合には、通常、サンブリング周波数fsのn倍のクロックを用いてサンブリングするオーバーサンブリングの方法が用いられる。

例えば、オーバーサンプリングとしてディジタル的に 信号処理を行いサンプリング周波数fsの出力信号を最終 的に得るディジタル信号処理装置の場合について第3図 を参照して説明する。

入力端子11から例えば、アナログのビデオ信号が入力信号としてブリフィルタ12に供給される。ブリフィルタ12において、アナログ的に入力信号中の1/2fsの周波数以上の不要成分が除去され、ブリフィルタ12の出力がA/D変換器13に供給される。

A/D変換器13,ディジタル信号処理回路14及びディジタルローバスフィルタ15の夫々には、端子18から本来のサンプリングクロックの例えば2倍の周波数のクロックバルスが供給され、とのクロックバルスに基づいてA/D変換器13,ディジタル信号処理回路14及びディジタルローバスフィルタ15の夫々が動作する構成とされている。

また、ディジタル信号処理回路14及びディジタルローパスフィルタ15の夫々は、例えば、プログラムストアド 30 方式とされ、ディジタル信号処理回路14及びディジタルローパスフィルタ15の夫々には、端子19からの周波数2f sより更に高い周波数のクロックパルスが供給され、オーバーサンプリング周期内に時分割で演算を実行し、所定の処理を行う構成とされている。

A/D変換器13において、アナログのビデオ信号が端子18からのクロックバルスのタイミングで標本化された後、量子化され、ディジタルのビデオ信号とされる。A/D変換器13の出力がディジタル信号処理回路14に供給される。

デイジタル信号処理回路14において、ビデオ信号がディジタル的にイコライズされて、所望の周波数特性とされ、ディジタル信号処理回路14の出力がディジタルローパスフィルタ15に供給される。

ディジタルローパスフィルタ15は、カットオフ周波数が1/2fsとされており、ディジタルローパスフィルタ15において、ディジタルのビデオ信号の帯域が急峻に制限され、ディジタルローパスフィルタ15の出力が周波数変換回路16に供給される。

周波数変換回路16には、端子20から周波数fsのクロッ

クバルスが供給されており、このクロックバルスのタイミングで周波数変換がなされる。即ち、オーバーサンプリングが2倍の周波数でなされた場合には、周波数変換回路16において、2回に1回の間引き処理がなされることで、サンプリング周波数がfsとされ、略々1/2fsまでの周波数帯域が確保され、所望の周波数特性とされたディジタルのビデオ信号が出力端子17から取り出される。 〔発明が解決しようとする問題点〕

前述した従来のオーバーサンプリングを用いたディジタル信号処理装置においては、1/2fsまでの周波数帯域が折り返し雑音に影響されることなく確保される。しかし、所望の周波数特性とするための信号処理時においては、本来のサンプリング周波数fsの例えば2倍の周波数のクロックバルスによりサンプリングされているため、信号処理のための演算時間が1/2に短縮されてしまう欠点があった。このため、演算時間内に所定の演算処理を実行できない場合には、演算処理用のクロックの周波数を上げる取共に、高速な演算素子を使用せねばならず、コストが高くなる問題が生ずる。

従って、この発明の目的は、オーバーサンプリングを 用いた場合においても、演算処理用のクロックの周波数 を上げることなく、演算時間内の可能な演算回数を増加 させ、より複雑な信号処理が可能とされたディジタル信 号処理装置を提供することにある。

[問題点を解決するための手段]

この発明は、アナログフィルタを介して入力信号が供給されると共に伝送信号のサンプリング周波数(fs)の2倍以上のオーバーサンプリング周波数(fos)によりA/D変換するA/D変換器と、

A/D変換器の出力の帯域を制限し折り返し雑音を除去するディジタルローパスフィルタと、

ディジタルローパスフィルタの帯域制限された出力を 伝送信号のサンプリング周波数(fs)に変換する周波数 変換回路と、

周波数変換回路の出力が供給されると共に、サンプリング周波数のクロックバルスおよびオーバーサンプリング周波数(fos)より高い周波数のクロックバルスが供給され、サンプリング周期(1/fs)内でエンスァシス等のディジタル的なイコライズ処理をするディジタル信号処理回路とを備えたととを特徴とするディジタル信号処理装置である。

(作用)

A/D変換器3において、最終的に得たいサンプリング 周波数fsのn倍の周波数で伝送信号がサンプリング(オ ーパーサンプリング)されて量子化され、カットオフ周 波数1/2fsのディジタルローパスフィルタ4により、オ ーパーサンプリングされた伝送信号の周波数帯域が急峻 に制限され、サンプリング周波数fsの1/2となる周波数 近くまでの帯域が折り返し雑音に影響されることなく確 50 保される。この伝送信号が周波数変換回路5に供給され

てサンプリング周波数fsとなるように周波数変換された 後、ディジタル信号処理回路6に供給され、ディジタル 、 信号処理回路6において、サンプリング周期1/fsにおい て演算処理がなされ、伝送信号がディジタル的にイコラ イズされ、所望の周波数特性のディジタル信号とされ

(実施例)

以下、との発明の一実施例を図面を参照して説明す る。第1図は、との発明の一実施例を示すもので、第1 図に示すようにプリフィルタ2,A/C変換器3,ディジタル ローパスフィルタ4. 周波数変換回路5及びディジタル信 号処理回路6によりディジタル信号処理装置が構成さ れ、オーバーサンプリングした後に最終的にサンプリン グ周波数fsの所望の周波数特性を有するディジタルの出 力信号を得るものである。

第1図において1で示されるのが入力端子であり、入 力端子1から例えばアナログのビデオ信号が入力信号と してプリフィルタ2に供給される。プリフィルタ2は、 例えばA/D変換時の折り返し雑音の発生を防止するため の帯域制限用のアナログのローパスフィルタであり、カ ットオフ周波数がサンプリング周波数fsの1/2とされて いる。プリフィルタ2において、第2図Aに示すように 入力信号中のサンプリング周波数 fsの1/2以上の周波数 の不要成分が除去され、周波数帯域が1/2fs付近でやや 緩慢に制限された出力がA/D変換器3に供給される。

A/D変換器3及びディジタルローパスフィルタ4の夫 々には端子8から本来のサンプリングクロックの例えば 2倍とされたオーバーサンプリングの周波数fos(=2f s) のクロックパルスが供給され、この周波数fosのクロ ックパルスに基づいてA/D変換器3及びディジタルロー パスフィルタ4の夫々が動作する構成とされている。

A/D変換器3において、プリフィルタ2からのアナロ グのビデオ信号が端子8からのクロックパルスのタイミ ングで標本化された後、量子化されディジタルのビデオ 信号とされる。A/D変換器3から第2図Bに示すように 標本化の際に発生した成分を含む出力がディジタルロー パスフィルタ4に供給される。

ディジタルローパスフィルタ4及びディジタル信号処 理回路6の夫々は、例えばプログラムストアド方式とさ れ、ディジタルローパスフィルタ4及びディジタル信号 40 処理回路6の夫々には、端子9からオーバーサンプリン グの周波数 fosより更に高い周波数のクロックパルスが 供給され、所定時間内に時分割で演算を実行し、複数の 処理を行う構成とされている。

ディジタルローパスフィルタ4は、カットオフ周波数 がサンプリング周波数fsの略々1/2の周波数とされ、デ ィジタルローパスフィルタ4において、オーバーサンプ リング周期1/fos内で演算処理がなされ、第2図Cに示 すようにディジタルのビデオ信号の周波数帯域が急峻に 制限され、この帯域制限された出力が周波数変換回路5 50 ば、演算処理用のクロックの周波数を上げる必要がなく

に供給される。

周波数変換回路5及びディジタル信号処理回路6の夫 々には、端子10から周波数fsのクロックパルスが供給さ れている。周波数変換回路5において、端子10からの周 波数fsのクロックバルスのタイミングで周波数変換がな される。即ち、オーバーサンプリングがサンプリング周 波数fsの2倍の周波数fosでなされた場合には、周波数 変換回路5において、2回に1回の間引き処理がなされ て第2図Dに示すようにサンプリング周波数fsの信号に 10 変換される。このサンプリング周波数fsとされたディジ タルのビデオ信号がディジタル信号処理回路6に供給さ

ディジタル信号処理回路6には、端子9からオーバー サンプリングの周波数fosにより更に高い周波数のクロ ックバルスが供給されると共に、端子10から周波数fsの クロックパルスが供給されている。ディジタル信号処理 回路6において、サンプリング周期1/fs内で演算処理が なされ、ビデオ信号がディジタル的にイコライズされ、 例えば、エンファシス処理の場合には周波数の高域成分 の強調処理がなされ所望の周波数特性とされる。サンプ リング周波数fsとされ、略々1/2fsまでの周波数帯域ま でが折り返し雑音に影響されることなく確保され、所望 の周波数特性とされたディジタルのビデオ信号が出力端 子7から取り出される。

尚、との発明の一実施例においては、オーバーサンプ リングの周波数fosがサンプリング周波数fsの2倍とな る場合について説明したが、オーバーサンプリングの周 波数fosをサンプリング周波数fsの2倍以上としても良

(発明の効果) 30

との発明では、A/D変換器において最終的に得たいサ ンプリング周波数fsのn倍の周波数で伝送信号がサンプ リング(オーバーサンプリング)されて量子化され、カ ットオフ周波数1/2fsのディジタルのローバスフィルタ によりオーバーサンプリングされた伝送信号の周波数帯 域が急峻に制限され、サンプリング周波数fsの1/2とな る周波数近くまでの帯域が折り返し雑音に影響されると となく確保される。との伝送信号が周波数変換回路に供 給されてサンプリング周波数fsとなるように周波数変換 された後、ディジタル信号処理回路に供給され、ディジ タル信号処理回路において、サンプリング周期1/fs内に 演算処理がなされ、伝送信号がディジタル的にイコライ ズされ、所望の周波数特性を有したディジタル信号とさ

従って、この発明に依れば、従来、オーバーサンプリ ング周期1/n fs内に演算処理により信号処理を行ってい たものが、サンプリング周期1/fs内に演算処理をすれば 良くなり、信号処理のための演算時間が増加され、より 複雑な信号処理が可能となる。また、この発明に依れ

6

なり、また、高速な演算素子を使用する必要がなくなる ため、コストを安くするととができる。

【図面の簡単な説明】

第1図はこの発明の一実施例のブロック図、第2図はこの発明の一実施例の動作説明に用いる略線図、第3図は 従来のディジタル信号処理装置の説明に用いるブロック*


*図である。

図面における主要な符号の説明 1:入力端子、2:プリフィルタ、


3:A/D変換器、4:ディジタルローパスフィルタ、5:周波 数変換回路、

6:ディジタル信号処理回路、7:出力端子。

【第1図】



【第2図】



【第3図】

